Differences
This shows you the differences between two versions of the page.
| Both sides previous revisionPrevious revisionNext revision | Previous revision | ||
| statnice:bakalar:b0b35lsp [2026/06/02 08:29] – [Struktura SRAM pamětí v FPGA] mates1n | statnice:bakalar:b0b35lsp [2026/06/02 08:46] (current) – [Popis FSM] mates1n | ||
|---|---|---|---|
| Line 406: | Line 406: | ||
| {{: | {{: | ||
| === Popis FSM === | === Popis FSM === | ||
| - | Používají se všude, kde systém závisí na sekvenci událostí v čase, ne jen na aktuálním vstupu. | + | Používají se všude, kde systém závisí na sekvenci událostí v čase, ne jen na aktuálním vstupu. |
| == Moore == | == Moore == | ||
| - | **Výstupy | + | **Výstupy** se generují ze **stavu**, v němž se právě nachází automat. Výstup se změní, pokud se změní stav. Má více stavů a stabilní výstup, je pomalejší. |
| == Mealy == | == Mealy == | ||
| - | **Výstupy** se generují **ze současného stavu a okamžitého vstupu**, tj. **výstupy** se tvoří v době přípravy automatu na **přechod** z jednoho stavu do druhého. Má méně stavů, je rychlejší, | + | **Výstupy** se generují **ze současného stavu a okamžitého vstupu**, tj. **výstupy** se tvoří v době přípravy automatu na **přechod** z jednoho stavu do druhého |
| Line 549: | Line 549: | ||
| * **Phase/ | * **Phase/ | ||
| * **Charge Pump (CP)** – generuje řídicí proudové impulsy. | * **Charge Pump (CP)** – generuje řídicí proudové impulsy. | ||
| - | * **Loop Filter (LPF)** – integruje proudy → hladké napětí ($V_{tune}$). | + | * **Low Pass Filter (LPF)** – integruje proudy → hladké napětí ($V_{tune}$). |
| * **VCO (Voltage-Controlled Oscillator)** – oscilátor řízený buď napětím ($V_{tune}$), | * **VCO (Voltage-Controlled Oscillator)** – oscilátor řízený buď napětím ($V_{tune}$), | ||
| * **Dividers** $N$ (u reference) a $M$ (ve zpětné vazbě). | * **Dividers** $N$ (u reference) a $M$ (ve zpětné vazbě). | ||
| Line 663: | Line 663: | ||
| ==Jednoportová (Single-Port) SRAM== | ==Jednoportová (Single-Port) SRAM== | ||
| - | Má jednu adresní sběrnici, jedno data‐in a jedno data‐out, a jeden řídicí vstup např. „Write Enable (WE)“ + hodinový vstup. | + | Má **jednu adresní sběrnici**, jedno data‐in a jedno data‐out, a jeden řídicí vstup např. „Write Enable (WE)“ + hodinový vstup. |
| Operace: | Operace: | ||
| Line 676: | Line 676: | ||
| ==Dvouportová (Dual-Port) SRAM== | ==Dvouportová (Dual-Port) SRAM== | ||
| - | Obsahuje dvě nezávislé adresní sběrnice (adresy A, B), každou se samostatným datovým vstupem, výstupem a hodinou. | + | Obsahuje |
| Operace: | Operace: | ||
| * Obě strany (porty) mohou libovolně číst či psát současně. | * Obě strany (porty) mohou libovolně číst či psát současně. | ||
| - | * Pokud se snaží oba porty přistoupit k téže buňce zároveň, je definováno, | + | * Pokud se snaží oba porty přistoupit k téže buňce zároveň, je definováno, |
| ^Výhody^Nevýhody^ | ^Výhody^Nevýhody^ | ||
