ISC/MIT

Otazky ke zkousce

ISC/MIT Vytvořeno s NotebookLM, který měl k dispozici veškeré materiály

Kdy a kým byl vynalezen integrovaný obvod?

Jackem Kilbym z firmy Texas Instruments v roce 1958

2. Jaké jsou dnešní nejmodernější technologie integrovaných obvodů? Napište hlavní vlastnosti a charakteristiky

dnes standardně používají 5 nm a 3 nm procesy, a vyvíjí se technologie pro 2 nm 3D struktury tranzistorů: Přechod od planárních MOSFETů k FinFET (Fin field-effect transistor), GAAFET (Gate All Around – nanodráty) a MBCFET (Nanosheet), které umožňují lepší kontrolu kanálu a vyšší výkon při malých rozměrech Nové materiály: Použití High-k dielektrik v kombinaci s kovovými hradly (HKMG) pro snížení svodových proudů a technologií jako Strained Silicon (předepnutý křemík) pro zvýšení pohyblivosti nosičů SOI (Silicon On Insulator): Technologie, kde jsou tranzistory stavěny na izolační vrstvě, což snižuje parazitní kapacity a spotřebu

3. Co jsou Moorovy zákony. Co popisují? počet tranzistorů, které mohou být umístěny na integrovaný obvod, se při zachování stejné ceny zhruba každých 18 měsíců zdvojnásobí. Tento zákon platí od roku 1965 do dnes

4. Nakreslete řez tranzistorem PMOS s jámou N i s kontaktem na jámu, nakreslete výstupní charakteristiky, vyznačte lineární a saturační oblast. 5. Nakreslete řez tranzistorem NMOS s jámou P i s kontaktem na jámu, nakreslete výstupní charakteristiky, vyznačte lineární a saturační oblast.

6. Co je prahové napětí, jak ho můžeme ovládat (technologicky). Prahové napětí Ugs je minimální napětí mezi G a S, které je nutné k vytvoření vodivého kanálu (inverzní vrstvy) pod hradlem Technologické možnosti ovládání: Koncentrace příměsí v substrátu (NA​,ND​): Vyšší dotace zvyšuje prahové napětí Tloušťka hradlového oxidu (tox​): Ovlivňuje kapacitu hradla a tím i napětí potřebné k inverzi Halo/Pocket implantace: Lokální dotování v blízkosti S/D oblastí pro kontrolu krátkokanálových jevů a VT​ Materiál hradla: Změna výstupní práce materiálu (např. PolySi vs. kov)

7. Napište rovnici pro kolektorový proud Id tranzistorem NMOS v lineární oblasti.

8. Napište rovnici pro kolektorový proud Id tranzistorem NMOS v saturační oblasti.

9. Co je modulace délky kanálu v MOS struktuře, jak se projeví ve výstupních charakteristikách? Při prodlužování kanálu se bude zvyšovat vnitřní odpor tudíž se nám sníží výstupní proud

10. Jaké jsou parazitní kapacity ve struktuře MOS?

11. Napište čtyři hlavní skupiny obvodů ASIC (Aplikačně Specifické Integrované Obvody) - charakterizujte je, jak se navrhují? Plně zákaznické obvody (Full Custom): Navrhují se ručně pro každou vrstvu zvlášť, což poskytuje maximální flexibilitu a efektivitu plochy Standardní buňky (Standard Cells): Skládají se z předdefinovaných knihovních bloků; návrhář definuje jejich umístění a propojení Hradlová pole (Gate Array): Prefabrikované čipy s poli tranzistorů, které se programují pouze pomocí masek kovových propojek Programovatelné obvody (PLD/FPGA): Logické bloky, které si zákazník sám propojuje pomocí programovatelných propojek

12. Jakým způsobem se vyvíjeli polovodičové technologie? Vývoj směřuje od bipolárních tranzistorů k technologii CMOS a od planárních struktur k 3D tranzistorům (FinFET, GAAFET) Stupeň integrace se zvyšoval přes úrovně SSI, MSI, LSI až k dnešním miliardám tranzistorů na čipu dle Moorových zákonů Dochází k neustálému zmenšování výrobních uzlů (dnes až k 2 nm) a využívání nových materiálů jako High-k dielektrika a SiGe

13. Co jsou plně zákaznické obvody, charakterizujte, jak se navrhují? Charakteristika: Nabízejí nejvyšší výkon a nejmenší plochu, ale za cenu extrémně dlouhého a drahého vývoje Návrh: Provádí se ruční návrh celé topologie všech masek a vrstev bez použití předdefinovaných bloků

14. Co jsou Hradlová pole, charakterizujte, jak se navrhují? Charakteristika: Levné pro střední série a rychlé na výrobu, ale méně efektivní v využití plochy než standardní buňky Návrh: Využívají se prefabrikované čipy (tranzistory jsou již hotové), kde návrhář definuje pouze masky kovových propojení

15. Co jsou Standardní buňky, charakterizujte, jak se navrhují? Charakteristika: Lepší využití plochy než u hradlových polí a kratší čas návrhu než u full-custom obvodů Návrh: Skládají se z předem navržených funkčních bloků (hradla, registry) z knihovny, u kterých se definuje umístění a propojení

16. Co jsou programovatelné obvody, charakterizujte, jak se navrhují? Charakteristika: Monolitické IO tvořené logickými buňkami, které jsou uživatelsky konfigurovatelné Návrh: Programování probíhá pomocí elektricky konfigurovatelných propojek mezi logickými bloky

17. Jaký je rozdíl mezi amorfním a monokrystalickým křemíkem? Jaké defekty v monokrystalu znáte? Rozdíl: Monokrystal má periodickou a uspořádanou mřížku v celém objemu, zatímco amorfní křemík postrádá dlouhodosahové uspořádání Defekty v monokrystalu: Vakance (chybějící atom), intersticiální poloha (atom mimo mřížkový bod) a Frenkelova porucha

18. Co jsou tzv. čisté prostory, k čemu slouží? Slouží k minimalizaci koncentrace prachových částic, které by jinak způsobily defekty v mikroskopických strukturách čipů Udržují kontrolovanou teplotu, vlhkost a přetlak s filtrací vzduchu (třídy ISO 1 až ISO 9) V běžném prostředí až 100 000 částic na 𝑚3 v čistých prostorech max. 100 částic na 𝑚3 zabraňuje zničení celého čipu díky nečistotám

19. Popište základní kroky přípravy křemíkových substrátů. Kroky: 1. Tažení monokrystalu (Czochralski), 2. Úprava ingotu a výbrus fazet, 3. Řezání na destičky, 4. Broušení a leštění hran, 5. Leptání, 6. Finální leštění (CMP) a kontrola.

20. Jaké druhy litografie znáte? Čím se liší? Fotolitografie: Klasické ozařování přes masku UV světlem; zahrnuje i imerzní litografii (využívá kapalinu pro vyšší rozlišení) EUV (Extreme Ultraviolet): Využívá vlnovou délku 13,5 nm a zrcadlovou optiku ve vakuu pro nejmodernější nanometrové technologie Liší se vlnovou délkou zdroje, použitou optikou (čočky vs. zrcadla) a prostředím (vzduch vs. vakuum/kapalina)

21. Jaký druh litografie používáme pro výrobu IO? Proč? Kde jsou její hranice použití? Pro hromadnou výrobu se používá optická fotolitografie, protože je rozhodujícím faktorem pro hustotu integrace. Její hranice u klasického UV záření končí u rozlišení kolem stovek nanometrů, proto se pro moderní technologie pod 45 nm používá imerzní litografie a pro nanometrové procesy (7 nm až 3 nm) EUV litografie s vlnovou délkou 13,5 nm.

22. K čemu slouží fotolitografie v technologickém procesu IO? Slouží k přenesení topologie čipu (motivu) z masky na křemíkový plátek. Pomocí citlivé vrstvy fotorezistu definuje oblasti pro následné operace, jako je leptání nebo implantace příměsí.

23. K čemu slouží leptání, jaké druhy znáte, co je selektivita a co anizotropie. Účel: Slouží k odstranění nepotřebného materiálu (subtraktivní proces) z povrchu substrátu Druhy: Mokré chemické leptání, plazmatické leptání a reaktivní iontové leptání (RIE) Selektivita: Poměr rychlosti leptání dvou různých materiálů; vyjadřuje schopnost leptat pouze požadovanou vrstvu bez poškození masky nebo podložky Anizotropie: Směrovost leptání; anizotropní leptání postupuje pouze vertikálně (kolmo k povrchu), zatímco izotropní všemi směry

24. Co je plazmatické leptání? Jde o suché leptání v pracovní komoře, kde vysokofrekvenční generátor vytváří plazma z pracovních plynů (např. CF4​). Vzniklé reaktivní částice pak chemicky reagují s povrchem a odstraňují například vrstvy nitridu nebo fotorezistu

25. Co je termická oxidace, jak se provádí? Je to proces růstu vrstvy oxidu křemičitého (SiO2​) přímo z materiálu substrátu. Provádí se v oxidačních pecích při vysokých teplotách (800 °C až 1200 °C) za přítomnosti kyslíku nebo vodní páry

26. K čemu slouží termická oxidace ve výrobním procesu IO? Slouží k vytváření kvalitních izolačních vrstev, maskování povrchu pro difúzi a k tvorbě hradlového dielektrika, což je nejkritičtější část tranzistoru. Také se využívá k odstranění poruch z povrchu monokrystalu (tzv. obětní oxid).

27. Co je difúze, jak se provádí? Difúze je proces, při kterém atomy příměsí (dopantů) pronikají do krystalové mřížky křemíku z míst s vyšší koncentrací do míst s nižší koncentrací. Provádí se za vysokých teplot (kolem 1000 °C), kdy je pohyb atomů v tuhé látce dostatečně rychlý.

28. Co je rozdifundování příměsí? Jedná se o vysokoteplotní krok (drive-in), který slouží k přesunutí dopantů hlouběji do substrátu a k dosažení požadovaného koncentračního profilu. Zároveň tento krok slouží k odstranění poruch v monokrystalu, které tam vznikly během předchozí iontové implantace.

29. CO je iontová implantace, jak se provádí? Je to proces, při kterém jsou ionty dopantů urychleny elektrickým polem a “nastříleny” pod povrch křemíkové desky. Provádí se v iontovém implantátoru, který obsahuje zdroj iontů, analyzační magnet pro výběr správných atomů a urychlovač

30. CO je epitaxe, jak se provádí a k čemu hlavně slouží? Definice: Narůstání nové vrstvy křemíku na povrchu desky se zachováním stejné krystalografické orientace, jakou má podložka Provedení: Probíhá v epitaxním reaktoru při teplotách kolem 1200 °C chemickou reakcí z plynných par (např. SiCl4​ a H2​) Účel: Slouží k vytvoření vrstvy s jinou koncentrací nebo typem příměsí, než má původní substrát, což je základem pro moderní technologie (např. planárně epitaxní technologie)

31. Co je naprašování ve výrobním procesu IO? Naprašování (fyzikální depozice) se v materiálech zmiňuje v souvislosti s nanášením kovových vrstev, konkrétně například nitridu titanu (TiN) v tloušťce cca 200 Å, který slouží k zajištění dokonalého přilnutí metalizace k izolační vrstvě.

32. Co je chemické nanášení vrstev (CVD), k čemu se používá? Definice: Proces, při kterém reagují plynné látky za vzniku pevné vrstvy na povrchu substrátu Použití: K nanášení vrstev nitridu křemíku (Si3​N4​), polykrystalického křemíku (PolySi) a oxidu křemičitého (SiO2​)

33. Co je chemicko-mechanická planarizace (CMP), proč se používá? Definice: Kombinace chemického naleptání (změkčení povrchu) a mechanického broušení pomocí suspenze s nano-částicemi Účel: Slouží k vyrovnání (planarizaci) povrchu, aby se zabránilo nehomogenitám v dalších vrstvách a zajistilo přesné zaostření motivu při litografii (kvůli omezené hloubce ostrosti)

34. Jaké vlastnosti musí mít ideální pouzdro pro integrovaný obvod? Elektrické: Minimální parazitní kapacity a indukčnosti Mechanické: Vysoká spolehlivost, pevnost a ochrana čipu Tepelné: Schopnost efektivního odvodu tepla Ekonomické: Nízká cena

35. Nakreslete řez strukturou invertoru CMOS s N jámou i s kontakty na jámu a na substrát.

36. 37. Co je LDD struktura? Proč je v submikronových technologiích důležitá? Definice: Lightly Doped Drain – struktura s lehce dotovaným hrotem v oblasti drainu a sourceu Význam: Je kritická pro redukci efektu horkých elektronů a zamezení průrazu tranzistoru při zmenšování rozměrů, přičemž umožňuje lepší kontrolu prahového napětí

38. Jak se realizuje metalizace v integrovaných technologiích? realizuje se jako vícevrstvý systém (dnes až 11–13 vrstev) propojovacích cest Krok 1: Depozice bariérové vrstvy (TiN) Krok 2: Vyplnění kontaktních otvorů wolframem (W) metodou CVD Krok 3: Nanášení hliníku nebo mědi a jejich izolace pomocí dielektrik (IMD)

39. Co jsou návrhová pravidla, proč je nutné je zavádět při návrhu IO? Definice: Soubor geometrických specifikací určujících minimální rozměry a vzdálenosti v topologii čipu Důvod: Zvyšují pravděpodobnost vyrobitelnosti a funkčnosti čipu, zajišťují vyšší výtěžnost (yield) a spolehlivost a umožňují optimální využití plochy křemíku

40. Jaké základní návrhová pravidla znáte? Lambda (λ) pravidla: Škálovatelná pravidla založená na násobcích parametru λ Mikrometrová pravidla: Specifikují absolutní rozměry pro danou technologii Základní typy: Minimální šířka motivu (width), minimální mezera (spacing), přesah (overlap / extension) a obklopení (enclosure)

41. Nakreslete layout širokého tranzistoru rozděleného do dvou paralelních sekcí

42. Proč je dobré v některých analogových blocích (např. diferenční stupeň) rozdělit tranzistory na několik paralelních a vzájemně je prokládat? Tranzistory se dělí a prokládají (interleaving), aby se zajistily shodné elektrické vlastnosti (matching) a stejná teplota obou součástek. Tím se minimalizuje vliv systematických výrobních odchylek (gradientů) napříč čipem.

43. Napište několik základních pravidel pro tvorbu analogového layoutu. Symetrie: Umístění součástek symetricky kolem centrální osy k potlačení vlivu výrobních gradientů Shodná orientace: Všechny párované tranzistory musí mít v topologii stejnou prostorovou orientaci Prokládání: Použití technik jako “common centroid” pro potlačení lineárních změn parametrů Použití dummy součástek: K zajištění identického okolí pro krajní funkční součástky

44. Co jsou Dummy součástky, k čemu slouží? Jsou to nefunkční (slepé) struktury umístěné na okrajích polí rezistorů nebo tranzistorů. Slouží k tomu, aby krajní funkční součástky měly identické okolí jako ty uprostřed, čímž se zlepšuje přesnost jejich vzájemného přizpůsobení (matching) při leptání a implantaci.

45. Nakreslete dva typy integrovaných rezistorů. Co je odpor na čtverec? Typy: Rezistory vytvořené v difúzní oblasti a rezistory z polykrystalického křemíku (PolySi) Odpor na čtverec (R□​): Je to odpor vrstvy o tloušťce t a měrném odporu ρ, definovaný vztahem R□​=ρ/t. Udává odpor čtvercové plochy materiálu bez ohledu na její absolutní velikost

46. Jaké druhy integrovaných rezistorů znáte? Srovnejte jejich vlastnosti. n+ a p+ difúzní: Nízký plošný odpor (30–150 Ω/□), střední přesnost Jáma (n-well/p-well): Vysoký plošný odpor (2k–6k Ω/□), velká napěťová závislost Polykřemíkové (PolySi): Dobrá přesnost, nízká parazitní kapacita vůči substrátu (zvláště u Poly2) Pinched (zaškrcené) rezistory: Velmi vysoký odpor (až 13k Ω/□), ale nízká přesnost

47. Nakreslete řez integrovaným rezistorem vytvořeným pomocí difúzní oblasti

48. Jaké druhy integrovaných kapacitorů znáte? Srovnejte jejich vlastnosti. Kapacitory PN přechodu (OPN): Využívají kapacitu ochuzené vrstvy, mají velkou napěťovou závislost MOS/Poly-Poly kapacitory: Využívají vrstvu SiO2​ jako dielektrikum. Jsou přesnější a méně závislé na napětí MIM (Metal-Insulator-Metal): Využívají kovové vrstvy, mají nejmenší parazitní odpory, vhodné pro RF Srovnání plochy: Nejvyšší kapacitu na plochu vykazují obvykle Poly-Poly nebo 3D struktury.

49. Nakreslete řez dvěma typy integrovaných kapacitorů.

50. Co je Latchup? V materiálech není tento pojem explicitně definován textem, ale souvisí s strukturou CMOS a Guard Ringy. Informace nad rámec zdrojů: Latchup je parazitní jev v CMOS strukturách, kdy dojde k sepnutí nechtěného tyristorového spojení mezi P-jámou a N-jámou. Způsobuje zkrat mezi napájením a zemí, který může čip zničit. Prevencí jsou právě Guard Ringy (ochranné prstence) zobrazené v materiálech u návrhu padů.

51. Co jsou návrhová pravidla? Co popisují? Jak se kontrolují? Definice: Soubor geometrických specifikací určujících pravidla pro návrh topologických masek Co popisují: Minimální šířku motivu (width), minimální mezery (spacing), přesahy (overlap / extension), obklopení (enclosure) a vzájemné vzdálenosti vrstev Kontrola: Provádí se automatizovaně pomocí nástroje DRC (Design Rule Check)

52. Co vše se změní (rozměry, dotace …) u MOS tranzistoru zmenšíme-li jeho délku kanálu 2x? Při škálování o faktor S=2 se dle teoretického modelu mění parametry následovně: Rozměry: Délka kanálu (L), šířka (W) a tloušťka hradlového oxidu (tox​) se zmenší na 1/2 Napětí: Napájecí napětí (VDD​) a prahové napětí (Vt​) se zmenší na 1/2 Dotace: Koncentrace příměsí v substrátu (NA​) se zvýší 2x

53. Jaké jsou pozitivní a jaké negativní důsledky zmenšování rozměrů tranzistorů? Pozitivní: Vyšší rychlost (tranzistory spínají rychleji), nižší dynamická spotřeba na funkční blok, vyšší hustota integrace a nižší náklady na funkci,, Negativní: Nárůst svodových proudů přes ultratenký oxid, nárůst zpoždění na metalických propojeních (RC konstanta), vyšší proudová hustota, nárůst odporu kontaktů a vliv kvantových jevů

54. Co je SOI technologie, jaké jsou klady jaké zápory? Charakteristika: Struktura, kde je aktivní vrstva křemíku umístěna na izolační vrstvě oxidu (SiO2​) utopené v substrátu Klady: Eliminace parazitních kapacit PN přechodů (o 25–35 % vyšší výkon), zamezení svodů do substrátu, odolnost proti záření a potlačení jevu Latch-up Zápory: Horší odvod tepla (izolant vede hůř teplo), vyšší cena substrátů (o 3–10 %) a hystereze prahového napětí (plovoucí substrát)

55. Co je technologie předepnutého křemíku (Strained Silicon), jaké má výhody? Princip: Využívá se rozdílné mřížkové konstanty křemíku a germania k mechanickému napnutí krystalové mřížky Si Výhody: Zvýšení pohyblivosti nosičů náboje (elektronů a děr) až o 50 %, což vede k nárůstu rychlosti čipů o 35 % při minimálním nárůstu výrobních nákladů (~2 %)

56. Co je SiGe HBT technologie, charakterizujte ji. Charakteristika: Heterojunkční bipolární tranzistor využívající vrstvu SiGe v bázi Vlastnosti: Dosahuje extrémně vysokých mezních frekvencí (fT​ až 700 GHz), má vysokou účinnost a nízkou spotřebu. Je ideální pro vysokofrekvenční (RF) aplikace

57. Jaký je postup návrhu digitálních obvodů? 1. Vytvoření funkční specifikace a verifikačního plánu. 2. Systémové modelování a rozdělení na bloky. 3. Logický návrh: RTL popis v jazyce HDL a jeho verifikace. 4. Syntéza: Převod HDL kódu do netlistu hradel. 5. Fyzický návrh: Floorplanning (rozmístění), Placement a Routing (propojení). 6. Fyzická verifikace: DRC, LVS a statická časová analýza (STA)

58. Co je logický návrh, charakterizujte. Co jsou tzv. HDL jazyky? logický návrh: Proces převodu funkčních požadavků do popisu na úrovni registrů a logických hradel (RTL), HDL (Hardware Description Language): Jazyky pro popis struktury a chování elektronických systémů (např. Verilog, VHDL). Slouží k rychlému popisu funkce a simulaci

59. Co je syntéza v digitálním návrhu IO? Co je vstupem a co výstupem? Definice: Automatizovaný proces převodu zdrojového HDL kódu (RTL) na zapojení na úrovni logických hradel konkrétní technologie (netlist) Vstup: HDL kód, technologické knihovny standardních buněk a omezující podmínky (Constraints – časování, CLK, napájecí podmínky) Výstup: Gate-level netlist (seznam hradel a jejich propojení)

60. Co je statická časová analýza (STA), k čemu slouží, kdy jí v návrhu provádíme? Účel: Ověření, zda obvod splňuje časové požadavky (setup/hold time) pro všechny datové cesty bez nutnosti dynamické simulace, Kdy se provádí: Provádí se opakovaně během návrhu – po syntéze, po floorplanningu i po finálním rozmístění a propojení (layoutu)

61. Načrtněte postup fyzického návrhu digitálního IO. Fyzický návrh zahrnuje kroky: partitioning (dělení na bloky), floorplanning (plánování rozložení), placement (rozmístění buněk), Clock Tree Synthesis (CTS – syntéza hodinového stromu), routing (propojení) a finální verifikaci

62. Charakterizujte Plánování rozložení čipu (Floorplanning). Jde o strategické umístění hlavních bloků, IP jader, I/O pinů a napájecích struktur na ploše čipu. Slouží k minimalizaci celkové plochy a snížení složitosti následného trasování spojů

63. Načrtněte metody pro snížení spotřeby velkých digitálních IO. K hlavním metodám patří vypínání hodinového signálu (Clock gating) u neaktivních částí, použití bloků s různým prahovým napětím (Multi-Vth) pro omezení svodů a nasazení multi-napěťových domén Uplatňuje se také úplné vypínání napájení (Power shut-off) pro nepoužívané bloky.

64. Co jsou multi-napěťové bloky, proč je v návrhu digitálních IO uplatňujeme? Jsou to části čipu napájené různými úrovněmi napětí (VDD​), které lze v případě nečinnosti zcela odpojit. Používají se k minimalizaci dynamických ztrát a svodových proudů při zachování výkonu v kritických cestách

65. Co je makrobuňka? CO je tzv. IP blok? Makrobuňka: Předdefinovaný funkční blok s pevným a kompaktním layoutem, jako je RAM, ROM nebo ALU IP blok (Intellectual Property): Standardizovaný a ověřený blok (např. procesorové jádro) zakoupený od třetích stran pro zkrácení doby návrhu

66. Čím se řídí a optimalizuje rozmístění buněk (Placement) v digitálním návrhu? Placement určuje přesné polohy standardních buněk v řadách tak, aby se minimalizovala plocha a délka propojovacích vodičů Optimalizace se řídí především časovými nároky (timing), spotřebou a budoucí průchodností cest (congestion).

67. Co jsou knihovny standardních buněk? Jaké mají výhody? Obsahují předem navržené layouty základních logických funkcí (hradla, registry), které mají jednotnou výšku pro snadné řazení Výhodou je vysoká rychlost návrhu, levná hromadná výroba a dostupnost přesných datových listů (zpoždění, spotřeba) pro simulace.

68. Co je tzv. Časová kritická cesta v digitálním návrhu? Jak se optimalizuje při fyzickém návrhu čipu? Kritická cesta je nejdelší cesta signálu mezi dvěma registry, která určuje maximální hodinovou frekvenci čipu Optimalizuje se v rámci fyzické syntézy, kde se místo odhadů používá výpočet zpoždění z reálných délek metalického propojení v layoutu.

69. Jak se postupuje při návrhu metalického propojení (Routing) v digitálním návrhu IO? Routing je proces fyzického vytvoření vodičů spojujících hradla podle netlistu s využitím dostupných kovových vrstev. Postupuje se od globálního trasování k detailnímu, přičemž cílem je minimalizovat parazitní odpory a kapacity a zajistit integritu signálu.

70. Jak vznikají přeslechy v IO? Jak bojujeme proti přeslechům v integrovaných obvodech? Přeslechy vznikají nežádoucí vzájemnou kapacitní nebo indukční vazbou mezi souběžně vedoucími vodiči, což způsobuje chyby v časování nebo logice. Bojujeme proti nim omezením délky paralelních cest, zvětšením mezer mezi vodiči nebo vložením stínění (shielding).

71. Co charakterizuje „Návrh pro výrobní proces“ (DFM – Design for Manufacturing)? Charakteristika: Jde o modifikaci návrhu s cílem zjednodušit výrobu a maximalizovat výtěžnost (yield) Prvky: Zahrnuje například přidávání nadbytečných prostupů (vias) nebo vkládání dummy struktur (metal, poly, diffusion) pro zajištění rovnoměrnosti vrstev

72. Proč je nutné provádět Analýzu úbytku napětí (IR Drop Analysis) v digitálním návrhu IO? Účel: Zjišťuje, zda rozvodná síť na čipu dodává dostatečné napětí všem blokům Důsledek selhání: Příliš velký úbytek napětí (statický i dynamický) vede k nárůstu zpoždění signálu nebo k úplnému logickému selhání obvodu

73. Co je elektromigrace? Jak se projevuje a jak proti ní bojujeme? Definice: Fyzikální jev, kdy tok elektronů při vysokých proudových hustotách přemísťuje atomy kovu ve vodiči Projev: Vznik dutin (voids), které mohou vodič přerušit, nebo výstupků, které způsobí zkrat Obrana: Dodržování pravidel pro maximální proudovou hustotu, rozšiřování vodičů a přidávání více kontaktních otvorů

74. Co vše se provádí při finální verifikaci čipu? Zahrnuje soubor kontrol před odesláním do výroby (sign-off): DRC (Design Rule Check) – kontrola geometrie LVS (Layout vs Schematic) – kontrola zapojení ERC (Electrical Rules Check) – kontrola elektrické správnosti STA (Static Timing Analysis) – časová analýza a analýza integrity signálu

75. Co je LVS (Layout vs Schema), jak to pracuje? Princip: Nástroj extrahuje ze zakresleného layoutu seznam součástek (včetně parametrů W/L) a jejich propojení (netlist) Práce: Tento extrahovaný netlist následně porovnává se zdrojovým schématem; shoda je podmínkou pro tape-out

76. Co je ERC (Elektrická kontrola) v digitálním návrhu? Provádí se v rámci fyzické verifikace a kontroluje elektrickou integritu návrhu, jako jsou nepřipojené vstupy (floating gates), zkraty mezi napájecími doménami nebo správnost zapojení substrátových kontaktů

77. Co jsou MEMS struktury, kde se používají? Definice: Mikro-elektro-mechanické systémy integrující mechanické prvky (nosníky, motory, zrcátka) s elektronikou na společném substrátu Použití: Senzory (mikrofony, akcelerometry v mobilech) a aktuátory (hlavy inkoustových tiskáren, mikrozrcátka v projektorech)

78. Načrtněte postup výroby jednoduchého MEMS nosníku (PolySi nosník na křemíku).

79. Nakreslete schéma zapojení dvoustopého hradla NAND v CMOS technologii. 81. Nakreslete layout dvoustopého hradla NAND v CMOS technologii.

80. Nakreslete schéma zapojení dvoustopého hradla NOR v CMOS technologii. 82. Nakreslete layout dvoustopého hradla NOR v CMOS technologii.

83. Jak se postupuje při výrobě masek pro optickou litografii? Fyzické fotomasky se vyrábějí pro jednotlivé výrobní kroky na základě dat vygenerovaných v souboru GDSII (tzv. Tapeout). Tento proces zahrnuje převod digitálního návrhu topologie na fyzickou předlohu používanou v litografickém stroji.

84. Co je OPC (Optical Proximity Correction), proč je nutná v submikronových technologiích? Charakteristika: Je to technika pro zlepšení rozlišení (RET), která modifikuje motivy na masce (např. přidáním pomocných struktur v rozích), aby korigovala efekty difrakce světla, Nutnost: Je nezbytná v submikronových technologiích (typicky 90 nm a méně), kde jsou rozměry motivů menší než vlnová délka použitého světla, což by bez korekce vedlo ke zkreslení obrazu na křemíku

85. Co jsou MEMS struktury, kde se používají? Definice: Mikro-elektro-mechanické systémy, které na jednom čipu integrují mechanické prvky (nosníky, membrány, motory) s řídicí elektronikou Použití: Jako senzory (mikrofony, akcelerometry pro airbagy, tlakové senzory) a aktuátory (hlavy inkoustových tiskáren, mikrozrcátka v projektorech)

86. Načrtněte postup výroby jednoduchého MEMS nosníku (PolySi nosník na křemíku). Postup (PolySi nosník na křemíku) podle zdrojů zahrnuje: 1. Depozice izolačního nitridu a spodního Poly0 2. Nanesení obětní vrstvy oxidu 3. Leptání kotevních otvorů a jamek 4. Depozice strukturní vrstvy Poly1 (vlastní materiál nosníku) 5. Fotolitografie a vyleptání tvaru nosníku 6. Finální odleptání obětní vrstvy mokrou cestou (HF), čímž se nosník uvolní

87. Co je objemové leptání v MEMS technologiích? Jde o proces (Bulk Micromachining), při kterém se odstraňuje velké množství materiálu přímo ze samotného substrátu (např. GaAs nebo Si) za účelem vytvoření hlubokých struktur, dutin nebo membrán. Často využívá reaktivní iontové leptání (RIE).

88. Jak fungují MEMS akcelerometry? Pracují na principu měření pohybu volné setrvačné hmoty zavěšené na pružinách Působící zrychlení způsobí deformaci pružin, která se následně měří jako změna elektrické kapacity mezi pohyblivými a pevnými elektrodami

89. Jak funguje MEMS gyroskop? Využívá kmitající struktury (oscilátory), u kterých při rotaci vzniká Coriolisova síla Tato síla vyvolá sekundární vibrace v kolmém směru, které jsou detekovány snímacími elektrodami a převedeny na informaci o úhlové rychlosti

90. Jaké znáte optické MEMS Mezi optické MEMS (často označované jako MOEMS) patří mikrozrcátka, využívaná například v digitálních projektorech (DLP) nebo pro optické přepínání,. Příkladem je DMD čip (Digital Micromirror Device), který se skládá z polí pohyblivých zrcátek integrovaných nad paměťovými buňkami CMOS SRAM. Dalšími prvky jsou TIP displeje a různé typy integrovaných vlnovodů či holografických čoček,.

91. Popište postup návrhu a simulací MEMS struktur 1. Návrh 2D layoutu (topologie) struktury 2. Emulace technologického procesu, tedy virtuální depozice a leptání vrstev 3. Generování 3D modelu a definování materiálových konstant 4. FEM meshing (návrh diskretizační sítě) pro simulátory 5. Multifyzikální simulace (mechanické, elektrostatické, teplotní či fluidní analýzy) 6. Optimalizace návrhu na základě dosažených výsledků

92. Uveďte příklady použití software v návrhu mikroelektroniky. V mikroelektronice se používají komplexní EDA nástroje (Electronic Design Automation) Mezi nejvýznamnější patří balíky od firem Cadence (např. Virtuoso, Spectre), Synopsys a Mentor/Siemens,. Pro simulace obvodů se používají různé varianty SPICE (PSpice, LTSpice), pro návrh DPS pak OrCAD, Eagle či PADS, a pro matematické modelování Matlab,.

93. Jak je tvořen integrovaný kondenzátor, rezistor a induktor? Nakreslete příklady topologií. Popište jednotlivé vrstvy. Rezistor: Tvořen buď difúzní oblastí (v substrátu nebo jámě), nebo vrstvou polykrystalického křemíku (PolySi); pro vysoké odpory se používá meandrovitá topologie

Kondenzátor: Tvořen buď kapacitou PN přechodu (využívá OPN), nebo jako sendvič dvou vrstev PolySi (Poly1–Poly2) či kovu oddělených oxidem SiO2​; moderní jsou i hluboké 3D (trench) struktury

Induktor (Cívka): Realizován jako planární metalická spirála (čtvercová, kruhová nebo osmiúhelníková) v horních kovových vrstvách pro minimalizaci parazitních jevů vůči substrátu

94. Nakreslete schéma CMOS invertoru a jeho reálnou převodní charakteristiku. Vyznačte na ní prahové napětí.

95. Nakreslete schéma a pravdivostní tabulku hradla NAND v CMOS technologii

96. Nakreslete schéma a pravdivostní tabulku hradla NOR v CMOS technologii

97. Co je SoC? Popište výhody a oblasti použití Definice: Integrace všech klíčových komponent elektronického systému (procesorová jádra, grafický čip, paměťové řadiče, komunikační rozhraní jako WiFi či USB) na jediný křemíkový krystal Výhody: Výrazné zrychlení díky kratším “datovým cestám”, snížení spotřeby energie a úspora místa na základní desce, kde již nejsou potřeba samostatné čipové sady (Northbridge/Southbridge) Oblasti použití: Smartphone (např. procesory v iPhonech), tablety, moderní PC a embedded systémy